PAT-NO:

JP355095338A

DOCUMENT-IDENTIFIER: JP 55095338 A

TITLE:

INTEGRATED CIRCUIT

PUBN-DATE:

July 19, 1980

INVENTOR-INFORMATION:

NAME MATSUI, NORIO KON, TAICHI OSAKI, TAKAAKI

NISHI, NORIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NIPPON TELEGR & TELEPH CORP < NTT>

N/A

APPL-NO:

JP54002410

APPL-DATE:

January 12, 1979

INT-CL (IPC): H01L021/88, H01L027/04, H01L023/52

US-CL-CURRENT: 257/637, 257/644

ABSTRACT:

PURPOSE: To provide multi-layer wiring on a chip by a method wherein

multi-layer wiring is provided on an Si substrate, and etching is added to the

back surface of the substrate to expose a wiring layer, then an IC chip is

inserted into a hollow and connected to the layer by means of self-matching.

CONSTITUTION: An SiO<SB>2</SB> film 201, an Al power source layer 301 of the

pattern desired, an SiO<SB>2</SB> layer 202 and an Al earthing layer 302 of the

pattern desired are laminated on an Si substrate 1. Next an Al signal layer

303 provided with a lead portion 19, an SiO<SB>2</SB> film 204 and an Al signal

layer 304 are formed in such a manner that the lead 19 and the signal layer 304

are not piled up together on a concave portion 18. Then SiO<SB>2</SB> 205 and

hydrofluoric acid resistant insulation film 131 are piled up. The Al layers

are suitably connected each other in a longitudinal direction. An

SiO < SB > 2 < /SB > mask 206 is provided on the under side of the substrate, and

anisotropic etching is added to make a hollow 6. Then etching is added to the

layer through the window 20 of the hollow to expose the lead 19, and an IC chip

5 with its electrode 8 located upward is inserted into the window. The lead 19

and the electrode are connected together using a laser beam through the

transparent films 204, 205, then an Si substrate 11 for sealing it is attached 17.

COPYRIGHT: (C) 1980, JPO&Japio

(19) 日本国特許庁 (JP)

1D特許出願公開

⑩公開特許公報 (A)

昭55—95338

MInt. Cl.3

H 01 L 21/88 27/04

#H 01 L 23/52

識別記号

庁内整理番号 7210-5F

7210-5F

7210-5F

❸公開 昭和55年(1980)7月19日

発明の数 1 審査請求 有

(全 5 頁)

分集積回路装置

②特 願 昭54-2410

20出 願 昭54(1979)1月12日.

仍発 明 者 松井則夫

武蔵野市緑町3丁目9番11号日 本電信電話公社武蔵野電気通信 研究所内

仍発 明 者 昆太一

武蔵野市緑町3丁目9番11号日 本電信電話公社武蔵野電気通信 研究所内

@発 明 者 大崎孝明

武蔵野市緑町3丁目9番11号日 本電信電話公社武蔵野電気通信

研究所内

加発 明 者 西功雄

武蔵野市緑町3丁目9番11号日本電信電話公社武蔵野電気通信

研究所内

勿出 願 人 日本電信電話公社

②代理人 弁理士 星野恒司 外1名

Ì,

発明の名称 集積回路装置

本 発明は、 高密度のマルチチップ方式の集積回 略装置に関するものである。

特朗昭55--95338(2)

ティ 6 を化学エッチング等の方法により形成するため、半導体集機回路チップ 5 と多層配線 4 の間には加工上サイドエッチング による空間 10 を生じ、節 1 図の方式よりは短いが接段リード 9 が長くなり、同様に信号の伝搬運送時間が長くなっていた。更に、第 1 図の方式とび第 2 図の方式を開発していた。更に、第 1 図がまるのとはできず、配線収容を成することはできず、配線収容高度化、

高速化の障害となっていた。

を可能とし、高密度で、高速の集積回路装置を実現するところにある。以下、図面により実施例を 詳細に説明する。

第3回は、本発明の1実施例を示したもので、1はシリコン単語品帯板、2は810g 絶録層、3はAI 配銀層、5は半導体集積回路チップ、6はキャビティ、8は半導体集積回路チップの電極(ボンディングペッド)、11は対止固定用のシリコン帯板、12はヒートシンク、13は耐フッ酸性の絶無膜、14は対止用シリコンゴム、15は半導体集積回路チップの上方にあるAI 配線層、16は AI 配線層間の接使用縦配線、17 は接着剤である。

以下、本実施例の製作工程を順を追って説明する。まず第4回的に示したように、シリコン単結晶ウェハ1 の上部表面に 8102 絶縁層 201 および Al 電銀層 301 を順にスパッタリング等の方法により被着する。 次いで、第4回的に示したよう に、フォトリングラフィ技術により Al 電源層 301 を、所建のパタンにエッチング加工し、その上にスパッタリング等の方法により順に 8102 絶縁層 202 お

- i -

とび Al グラント暦 302 を被着する。次代、第 4 図(C) 化示したように、 Al グランド層 302 を Al 電 乗層 301 と同様に所望のパタンにエッチング加工 し、更にその上に膜にスパッタリング等の方法に 性 範 線 裏 13 および Al 第 1 信 号層 303 を 被 着 す る。 とのよう KCAL 電源層 301 と AL グランド層 302 を キャビティ形成領域 18 を避けて加工形成するため、 後のファ東によるキャピティ形成時におけるAlの 腐食を防止することができる。次に、第4図内に - 示したように、AL 第 1 信号層 303 を AL 電源層 301 と同様な手法で、半導体集積回路チップの電板と 袋貌するためのリード部,19を含めて、所望のパ タンにエッチング加工し、更にその上に、スパッ クリング等の方法により 8iOz 絶象層 204 、 Al 第 2 信号層 304 を被着する。次に、第 4 図 (6) に示し たよう FG 、 AI 第 2 佰号層 304 をフォトリソ グラフィ 技術により所望のパタンにエッチング加工する。 との時キャビティ形成領域 18 内の Al 第 1 信号層 303 のリード部 19 に、 昏直方向から見て直ならな

いように A l 第 2 信号層 304 のパタンニングを行なうが、キャビティ形成 領域 18 内でも配線を行なうととができる。 この加工後、順 K 8 i O2 熱線 版 205、 財フッ酸性色素 展 131 を A l 第 2 配線層 304 の上に、また 8 i O2 等の層 206 をシリコン単結品ウェヘ1 の下表面上にスペッタリング等の方法で被着する。 なお、 A l 配 熱層間の機方向の接続 は、A l 配線層 被着に先立ち、 熱線層 202, 203, 13, 204 にフォトリングラフィ技術を用いて、エッチングにより孔をあけておけばよい。

次に、第4回()に示したように、キャビティ形成のため、 BiO2 絶数膜 206 をフォトリングラフィ技術によりエッチング加工し、これをマスタとして BOH 等をエッチャントとし、 BiO2 絶数膜に達するまでシリコン単結晶ウェハ 1 の結晶面方位異方性エッチング等を行ない、キャビティ 6 を形成する。次に、第4回()に示したように、キャビティ 6 の窓 20 を通してファ酸系のエッチャントを用い、耐ファ原性絶数膜 13 に進するまで BiO2 絶機膜 201, 202, 203。をエッチング除去する。次いで、

- 6 -

特開 昭55-95338(3)

第4回のに示したように、露出している耐ファ酸性絶縁膜 1-3 を公知のエッチング法により除去し、半導体集積回路チップ投続用リード 19 を言出させる。

次 K 橋 4 図 (6) 化 示したよう K 、 キャビティ 6 K と 半導体 集 積 回路 チップ 5 を A l ボンディングパッド から成る 電極 B を 上 K して 挿入 し、上 方 から 適明 を B i O 2 範 無 M 204 , 205 を 通 し、レーザビー 人 等 を 用 い た 高 エネルギー 非接 徴 型 ボンディング 装 置 等 を 用 い て , 半導体 集 積 回路 チップ の 電極 B と A l リード 19 と を 装 設 す る。 次 K 、 第 4 図 (7) に 示 し た よ う K 、 接 着 剤 17 を 用 い て 剤 の 對 止 固 定 用 の シリコン 基 板 11 ・と 、 半導体 集 積 回路 チップ 5... 材 よ び シリコン 単純 品 ウェハ 1 を 接 着 す る。 最 様 K 、BiO 2 絶象 層 205 の 上 K シリコンゴム 14 を 強 布 し、 シリコン 番 板 11 を 鋼 、 アル ミ 、 モリブデン等 で で きて いる ヒート シンク 12 K 搭 製 す る。

本発明は上記実施例に限定されず、種々変形で きる。例えば、配施層はALの他に、Cu, Au, Mo 等を用いることができ、また半導体集積回路チッ

プの上方における多層配線形成が可能となり、 れを利用して搭載チャブと配線層との接続 部気の の表が関われ、またチャブと配線層ともでき、 特性の改善が図れ、またチャブがチャップ 搭級 保 を関われ、またチャブがチャップ 搭級 保 のなどの が の か が か チャップ 移 保 の なり は は は は が の の の を で と の を で を で の の を で の を で の を で の を で を の を で を の を で の を で を の を で を の を で を の の を で を る 。 の に の に に に に の か で を る 。 の に の に に に の を で を る 。 の に の に に に の を で を る 。 の に の に に に の を で を る 。

第1回は、従来のチップ搭載用のキャビティを 持たないタイプのシリコンカェへを用いたマルチ チップ無機回路装置の断面図および斜方見取図、 第2図は、従来のチップ搭載用のキャビティを持 つタイプのシリコンウェへを用いたマルチチップ 集機回路機関の断面図とは、本発明の一実施例の断面図、第4回は、本発明の製造工程を示す断面図である。

> 1 ----- シリコン単結品蓄板(ウェハ)、 2 ----- 船銀層、 201,202,203,204,205 ----- 8iO₂

プ電価と配線層のリード部との接続はレーザ ディング以外の低温はんだや共晶接着等も用いる ことができ、更に電源層、グランド層、信号層の 配置、配列、層数は任意に変えることができる。 またシリコン基根 11 あるいはモャビディを取けた シリコン基板に、半導体集機回路チップを設着固 定してからリードりとの袋袋を行なり方法もある。 以上説明したように、本発明によれば、配線層 を形成する数に、半導体集費回路チップの電框と 多層配線板の配線との接続部リードを同時に形成 することができ、従来のようにワイヤヤ、佐弥な テープキャリヤや装統用のパンプ等を必要とせず、 工程の簡略化が進成でき、またシリコン単語品の 下表面から異方性エッチング法による半導体集積 回路チップ搭載用のキャピティを形成するため自 動的に高稽度な位置合わせをすることができ、従 来避けるととが困難であったキャピティのサイド エッチによる搭載チップと配練間のデッドスペー スも殆どなく、配線距離、即ち信号の伝搬時間の 最小化が可能となる。更に、半導体集後回路チッ

> 特許出願人 日本電信電話公社 代理人 显野 恒 可能 统 木 和 夫


> > - 10 -


第1図

第 2 図


寺期 昭55—95338(4)

(a)





(b)



(b)

第 3 图

